製品情報

Zynq-7000 EPP ファミリ

世界初のエクステンシブル プロセッシング プラットフォーム (EPP)

Zynq™-7000 ファミリは、世界初のエクステンシブル プロセッシング プラットフォーム (EPP) です。
業界標準の ARM® デュアルコア Cortex™-A9 MPCore™ プロセッシング システムとザイリンクスの28nm プログラマブル ロジックを組み合わせて実現した革新的な製品です。 このプロセッサを中核としたアーキテクチャによって、ASIC レベルの性能と消費電力、FPGA の柔軟性、そしてプログラマビリティを備えたマイクロプロセッサを提供する完全なるエンベデッド プロセッシング プラットフォームが実現しました。


Zynq-7000 EPP 機能概要
メリット
Zynq-7000 EPP 導入のメリット

「ARMコア + 最先端FPGA」のユニークな構成を持ったデバイスであるため、これまでのASICやASSP、2Chip構成 (ASSP+FPGA) では実現が不可能であった、「高性能」、「高柔軟性」、「高拡張性」に加え「低消費電力」という、競合する複数の要求を解消するデバイスです。

▲このページの上に戻る

Zynq-7000 EPP ファミリの特徴
様々なアプリケーションに対応した4つのラインナップ
  • 業界標準ツールが使える単一プラットフォームで、広範囲のアプリケーションをカバーすることが可能な4つのデバイスをリリース。
  • プロセッシングシステムとプログラマブル ロジックの緊密な統合により、アクセラレータやペリフェラルを構築し、主要な機能を最大 10 倍まで高速化が可能。
  特性 Z-7010 Z-7020 Z-7030 Z-7045
Processing
System (※1)
Processor Core Dual ARM Cortex-A9 MPCore
Processor Extensions NEON™ & Single / Double Precision Floating Point
Max Frequency 800MHz
Memory L1 Cache – 32KB I/D 32KB (per Core), L2 Cache – 512KB
On-Chip Memory of 256KB 
External Memory Support DDR3, DDR2, and LPDDR2, 2x QSPI, NAND, NOR
Peripherals 2x USB 2.0 (OTG) w/DMA, 2x Tri-mode Gigabit Ethernet w/DMA
2x SD/SDIO, 2x UART, 2x CAN, 2.0B, 2x I2C, 2x SPI, 32b GPIO
Programmable
Logic
Approximate ASIC Gates 〜430K
(30k LC)
〜1.3M
(85k LC)
〜1.9M
(125k LC)
〜5.2M
(350k LC)
Extensible Block RAM 240KB 560KB 1,060KB 2,180KB
Peak DSP Performance
(Symetric FIR)
58 GMACS 158 GMACS 480 GMACS 1080 GMACS
PCI Express®
(Root Complex or Endpoint)
- - Gen2 x 4 Gen2 x 8
Agile Mixed Signal (XADC)
(※2)
2x 12bit 1Msps A/D Comverter
I/O Processing System
I/O (※3)
130
Multi Standards 3.3 I/O 100 200 100 200
Multi Standards
High Peformance 1.8V IO
- - 150 150
Multi Gigabit Transceivers - - 4 16
補足

※1:ProcessingSystemは、全てのZynq-7000 EPP ファミリで統一した仕様です。
※2:詳細は、7シリーズ FPGA ファミリの「専用ハードウエア」を参照ください。
※3:ProcessingSystemのI/Oの仕様、端子数も全てのZynq-7000 EPP ファミリで統一した仕様です。

▲このページの上に戻る

アーキテクチャー
Zynq-7000 EPP構成図
Zynq-7000 EPP構成図
【補足】
・デュアル ARM Cortex-A9 MPCore
最大 800MHz
NEON 拡張、単精度/倍精度浮動小数点ユニットによる機能拡張
32kB 命令/32kB データ L1 キャッシュ
・統一された 512kB L2 キャッシュ
・256kB オンチップ メモリ
・DDR3、DDR2 および LPDDR2 ダイナミック メモリ コントローラー
・2x QSPI、NAND フラッシュ、および NOR フラッシュ メモリ コントローラー
・2x USB2.0 (OTG)、2x GbE、2x CAN2、0B 2x SD/SDIO、2x UART、2x SPI、2x I2C、4x 32b GPIO
・AES および SHA 256b 暗号化エンジンによるセキュアなブートとコンフィギュレーション
・デュアル 12 ビット 1Msps A/D コンバータ
最大 17 個の差動入力
・高度な低電力 28nm プログラマブル ロジック:
28 〜 350k ロジック セル (約 430k 〜 5.2M ASIC ゲート相当)
拡張可能なブロック RAM (240KB 〜 2180MB)
80 〜 900 18x25 DSP スライス (ピーク時の DSP パフォーマンス 58 〜 1080 GMACS)
・PCI ExpressR Gen2x8 (最大規模のデバイス)
・ユーザー I/O 数 (マルチプレクス + SelectIO) 154 〜 404
・4 〜 16 個の 12.5Gbps トランシーバ (Z-7030、Z-7045)

▲このページの上に戻る

ソリューション
Zynq-7000 EPPで提供されるソリューション

Zynq-7000 EPPでは、これまでのFPGAで提供されたハードウエア設計ツールやIPに加え、包括的なプラットフォームを提供することにより、設計品質の向上、TTMの短縮化を図ることが可能です。

※バーチャルプラットフォームは、ソフトウェアの開発、統合、およびテストを目的とした物理的なハードウェアの論理シミュレーションを行うことができますこのバーチャル プラットフォームによって、実際のハードウェアが不要になるのではなく、このプラットフォームを使用することによって、ソフトウェア設計者はバーチャルなハードウェア環境を利用して開発を進めることができます。

▲このページの上に戻る

開発フロー
Zynq-7000 EPPを使用した組み込みシステムデザインフロー
  • Xilinx ソフトウェア開発キット(SDK) に加え、ARM EcoSystemを使用した開発が可能
  • Xilinx ISE® Design Suiteを使用した標準的な設計だけでなく、AutoESLを使用した高位合成での設計も対応
  • ソフトウエア、ハードウエア共に豊富なIPを使用した設計が可能

▲このページの上に戻る